Circuit Design
Delivering continuous verification throughout the entire design cycle
主要好处：
-
在约束条件下管理整个设计过程中的“设计意图”
-
管理多个测试平台（从简单到最复杂），以创建经过测试的高质量设计
-
以统计形式应用高级分析，以提高设计的整体产量
我们的电路设计流程是围绕Cadence的中心®的Virtuoso ®原理图编辑器和Cadence的Virtuoso ADE产品套件。这些工具可以协同工作，为您的设计及其所有需要的测试提供基础。这些工具还与Cadence Spectre模拟平台，Virtuoso Layout Suite和Quantus Extraction Solution很好地集成在一起，从而实现了无缝的信息共享。因此，您将受益于整个设计周期中的连续验证，以及您对设计在第一时间就完成的最高置信度。
Virtuoso示意图编辑器提供：
-
必要的工具和加速器，可以为最复杂的设计呈现完全分层的多页原理图
-
该编辑器可帮助创建统一功率格式（UPF）模型，以便使用模拟电路环境对低功耗设计进行建模和测试
-
通过提供有关电路在构造方面可能有特殊需求的电子跟踪信息来帮助您维护和保留设计意图的设计约束
Virtuoso模拟设计环境提供：
-
基于GUI的环境和脚本驱动的环境之间的转换，以实现最高效率，具体取决于您在设计过程中的位置
-
使用各种内置的模拟分析工具加速调试过程，以探索设计的角落和统计差异，以便在投入生产之前发现错误
-
通过容易地比较寄生前和寄生后提取的设计，简化了由于物理实现而导致的设计校正
-
通过清晰的波形可视化驾驶舱和功能强大的波形计算器快速检测电路问题
