为了帮助您快速实现一般拓扑和标准接口，Cadence公司® Sigrity公司™SystemSI ™  技术进行自动化模到模信号完整性分析两种配置：源同步并行总线和串行链路，对SerDes通道为重点。SystemSI技术覆盖DC至56GHz以上的范围，使用频域，时域和统计分析方法。两种配置都增加了通用拓扑浏览工具。

 

Sigrity SystemSI具有三个主要功能，可加快下一个界面的设计。

 

这个通用的拓扑探索工具非常适合探索端到端信号和功率拓扑，包括让您一起执行信号完整性或瞬态功率完整性分析。另外，您可以包括复杂的互连模型，并将它们连接到单个驱动器/接收器/离散符号，该符号会自动为互连模型上的每个端口复制电路。

 

这种端到端分析解决方案的目标是源同步并行接口，例如带有DDRx存储器的设计。预先布局功能（包括“通过”向导）使您可以从快速生成和连接的模型开始。随着设计的完善，可以交换更详细的模型以反映实际的硬件行为。并发仿真考虑了介电和导体损耗，反射，符号间干扰（ISI），串扰和同时开关噪声的影响。这些模拟能够完全考虑非理想电力输送系统的影响。图形输出和后处理选项为快速改进系统提供了见识。

 

这个获奖的芯片到芯片分析解决方案专注于您的高速串行解串器的设计，如PCI Express ®（的PCIe ®），HDMI，SFP +，Xaui，Infiniband，SAS，SATA和USB，并使用基本模板进行早期评估。通过支持行业标准的IBIS AMI发射器和接收器模型，您可以模拟来自多个供应商的芯片的串行链路的信道行为。如果您是芯片模型开发人员，则可以使用有助于IBIS-AMI模型开发的技术。您可以添加多个封装，连接器和板的模型以反映整个通道。仿真可以识别串扰问题，并显示出芯片级时钟和数据恢复（CDR）技术的有效性。包含数百万个数据位的全通道仿真确定了整体误码率（BER），以确定抖动和噪声水平是否在指定的公差范围内。